WEBVTT 00:01.090 --> 00:07.450 Diamo un'occhiata alla logica delle porte logiche è ovviamente il nostro stato del segnale acceso o spento. 00:07.540 --> 00:14.130 Vero o falso, uno o zero gate logici sono davvero amplificatori. 00:14.380 --> 00:19.510 E ti ricordi che un amplificatore è stato disegnato schematicamente da un triangolo. 00:19.870 --> 00:26.680 Ora questa porta logica semplificata ha solo un ingresso e un'uscita e semplicemente amplifica il segnale che traccia 00:27.780 --> 00:28.950 il circuito. 00:28.950 --> 00:33.020 Potrebbe essere un semplice circuito a transistor come questo. 00:33.070 --> 00:37.060 Comunque noti che è un amplificatore invertente. 00:37.420 --> 00:47.470 Se otteniamo un high sull'ingresso, otteniamo un valore basso sull'uscita, un valore basso sull'ingresso su un output elevato. 00:47.670 --> 00:54.780 Quindi disegniamo questa porta logica come un amplificatore con questo piccolo cerchio sull'uscita 00:54.780 --> 01:00.890 che significa che è un inverter a volte chiamato non ottenere. 01:00.900 --> 01:02.610 Questa è la nostra prima porta logica. 01:02.850 --> 01:11.570 Semplicemente inverte la logica di input in realtà finirà per usarla molto e a volte vedrai solo il cerchio 01:11.590 --> 01:14.170 che è la stessa cosa. 01:14.220 --> 01:16.800 È un inverter. 01:16.800 --> 01:24.030 Ora, se avessimo semplicemente un amplificatore invertente noto, disegneremmo una versione semplificata come questa perché abbiamo 01:24.030 --> 01:27.090 solo un input e un output. 01:27.180 --> 01:29.540 Questo è chiamato un buffer. 01:29.550 --> 01:36.900 Separa il segnale di ingresso dal circuito di ricezione ma può essere usato per pulire segnali digitali 01:36.900 --> 01:38.490 deboli o rumorosi. 01:38.490 --> 01:40.900 Se l'input aumenta, l'uscita diventa alta. 01:41.100 --> 01:44.090 Se l'ingresso è basso, l'uscita si riduce. 01:45.670 --> 01:49.070 Passiamo ad un'altra porta chiamata porta OR. 01:49.090 --> 01:52.880 Ecco il simbolo schematico per esso e un disegno semplificato. 01:54.260 --> 01:59.750 Abbiamo due ingressi e un'uscita se entrambi gli ingressi sono bassi. 01:59.780 --> 02:01.940 Nessuno dei due transistor è acceso. 02:01.940 --> 02:09.070 Quindi l'uscita rimane anche tirata a terra o bassa attraverso il resistore pulldown. 02:09.110 --> 02:13.830 Ora non riesco a ricordare se ho spiegato cosa fosse un pull down o pull up resistor. 02:13.940 --> 02:21.000 Quindi lo spiegherò in questo momento è davvero semplice, diciamo che ho un pulsante e hanno bisogno 02:21.090 --> 02:26.340 di un basso digitale che esce quando qualcuno preme il pulsante. 02:26.340 --> 02:31.650 Ora non posso avere il filo che va al pulsante perché quando il pulsante non viene premuto 02:32.160 --> 02:34.800 il filo è quello che chiamiamo flottante. 02:34.950 --> 02:36.630 Non è collegato a nulla. 02:36.900 --> 02:43.920 E quindi i circuiti digitali sono molto sensibili al fatto che il filo può assorbire il rumore elettrico in esaurimento o potrebbe 02:43.920 --> 02:49.740 assorbire il rumore elettrico proveniente dalle luci nella stanza e il tuo circuito digitale potrebbe pensare che stavi 02:49.950 --> 02:52.660 dando 60 alti e 60 bassi al secondo. 02:53.040 --> 03:01.100 Non vogliamo cavi fluttuanti, quindi eseguiamo una resistenza in serie con il pulsante andando a positivo. 03:01.130 --> 03:07.670 Questa è una resistenza di pull-up perché tira la tensione sul filo. 03:07.850 --> 03:14.580 Quando ho premuto un pulsante, il segnale viene portato a terra o basso. 03:14.600 --> 03:17.410 Ora vediamo che avevo bisogno dell'alto segnale per il mio circuito digitale. 03:17.420 --> 03:19.250 Quando qualcuno ha premuto il pulsante. 03:19.700 --> 03:30.630 Quindi usiamo un resistore pull down che tira il filo basso fino a quando qualcuno preme il pulsante che collega il 03:30.630 --> 03:41.440 filo a positivo o alto, quindi mettiamo un pull up o pull down resistor, stiamo usando un resistore pull down 03:41.440 --> 03:45.370 o un'ora o un gate logico . 03:45.460 --> 03:52.210 Se metti un high al primo input, accende questo transistor che fa alzare l'output. 03:52.660 --> 03:59.950 Se mettiamo un alto sul secondo transistor, l'uscita viene elevata se entrambi gli input sono alti. 03:59.950 --> 04:11.580 Entrambi i transistor sono accesi portando l'uscita alta in modo logico se abbiamo un ingresso alto uno o un segnale alto in 04:11.810 --> 04:21.340 uscita per l'uscita è alto da questo possiamo costruire quella che chiamiamo una tabella di verità che mostra 04:21.340 --> 04:26.010 semplicemente cosa fa l'output a seconda del ingressi. 04:26.500 --> 04:36.350 Se c'è un alto su qualsiasi ingresso, l'uscita diventa alta se entrambi gli ingressi sono bassi, quindi l'uscita si riduce. 04:38.340 --> 04:47.040 Ora possiamo avere un cancello OR che ha più ingressi in tutti i casi, un alto su qualsiasi input fa sì che l'uscita 04:47.280 --> 04:48.060 diventi alta. 04:49.610 --> 04:51.600 Quindi abbiamo il cancello finale. 04:51.690 --> 04:54.680 Ecco il disegno schematico di un circuito semplificato. 04:55.070 --> 05:02.630 Se entrambi gli ingressi sono bassi e nessuno dei transistor si accende, l'uscita viene abbassata dal 05:02.720 --> 05:04.730 resistore di pull down. 05:04.890 --> 05:10.530 Se metti un high sul primo transistor di ingresso, uno si accende ma non spinge 05:10.530 --> 05:14.290 l'output in alto perché anche il transistor non è acceso. 05:14.400 --> 05:22.110 Se mettiamo un alto sul secondo transistor di ingresso per attivare il transistor, non blocchiamo 05:22.110 --> 05:26.800 quindi il segnale alto dall'uscita, l'uscita rimane bassa. 05:27.300 --> 05:34.950 Tuttavia, se inseriamo un input elevato, un ingresso di fine corsa su entrambi i transistor viene attivato portando l'uscita in 05:35.130 --> 05:35.800 alto. 05:37.050 --> 05:40.300 Quindi la nostra tabella di verità sembra così. 05:40.300 --> 05:44.290 Ora di nuovo possiamo avere un calibro di fine che ha diversi ingressi. 05:44.290 --> 05:51.550 Tutti gli input devono essere alti prima che l'uscita diventi alta. 05:51.770 --> 06:01.760 Se si mette l'uscita attraverso un inverter, si ottiene una porta NAND o una porta negata e la porta NAND è esattamente lo stesso simbolo ma 06:01.760 --> 06:08.080 si ricorda che ho accennato al fatto che un inverter può essere simboleggiato solo dal cerchio. 06:08.360 --> 06:10.410 Bene, è così. 06:10.460 --> 06:15.500 Quindi questo e il gate X esattamente nello stesso modo in cui lo fanno tutti i gate. 06:15.500 --> 06:19.230 Tuttavia l'output è ora invertito. 06:19.430 --> 06:25.310 Diamo un'occhiata alla tabella di verità originale di una porta AND e ora la confrontiamo con la tabella 06:25.310 --> 06:27.650 di verità di una porta NAND. 06:28.220 --> 06:31.620 L'uscita è l'esatto opposto del gate di estremità. 06:32.420 --> 06:32.930 Quello 06:36.110 --> 06:38.700 è lo stesso può essere fatto con il cancello OR. 06:38.860 --> 06:41.450 Mettiamo un inverter sull'uscita. 06:41.450 --> 06:44.680 Diventa una porta NOR. 06:44.930 --> 06:48.860 Confrontiamo le tabelle di verità dei gate OR e NOR che 06:51.760 --> 06:58.050 danno una rapida occhiata al disegno del circuito del gate AND, stiamo usando transistor bipolari che se ricordate 06:58.080 --> 07:05.560 hanno una tensione di polarizzazione diretta molto specifica 0. 7 volt Gods molto bassi. 07:05.670 --> 07:13.220 In effetti è così basso che, a seconda del circuito, potresti ottenere falsi alti solo dal rumore elettrico. 07:13.230 --> 07:20.310 Ora se si dispone di un'altra porta logica più a monte che opera a 20 volt, ad esempio il segnale basso 07:20.460 --> 07:22.350 potrebbe essere come un volt. 07:22.350 --> 07:24.850 Questo è più che sufficiente per accendere i transistor. 07:24.960 --> 07:28.280 Quindi ottieni una falsa lettura alta. 07:28.410 --> 07:34.920 Quindi abbiamo semplicemente messo un partitore di tensione un circuito sull'ingresso del transistor e progettiamo il 07:34.920 --> 07:42.180 circuito in modo che i resistori suddividano la tensione in ingresso in modo che circa la metà della 07:42.180 --> 07:46.290 tensione operativa del transistor ottenga una polarizzazione diretta sufficiente all'accensione. 07:46.290 --> 07:52.660 Ora la ragione per cui dico metà della tensione operativa è perché potrebbe esserci una perdita di linea dal 07:52.660 --> 07:56.560 circuito a monte, ad esempio una caduta di tensione sui fili. 07:56.670 --> 08:05.450 Quindi un segnale alto potrebbe essere più volt inferiore alla tensione operativa, ma è un segnale alto. 08:05.800 --> 08:11.160 Quindi, se puntiamo al segno a metà strada che dovrebbe rimuovere la maggior parte dei segnali falsi, ma comunque 08:11.160 --> 08:13.540 consentire un segnale alto di una settimana. 08:13.740 --> 08:21.270 Ma poiché il transistor si accende con una tensione polarizzata diretta molto specifica, dobbiamo sapere qual è 08:21.270 --> 08:26.060 la nostra tensione operativa prima ancora di progettare il circuito. 08:26.090 --> 08:36.020 Quindi è stato impostato uno standard chiamato TTL per la logica transistor a transistor TTL utilizza 5 volt come tensione operativa di base e il circuito è progettato attorno a 08:36.020 --> 08:44.180 tale standard la tensione di alimentazione deve essere compresa tra 0. 2 5 volt di 5 08:44.180 --> 08:46.040 volt. 08:46.070 --> 08:51.320 Quindi tra 4. 7 cinque e 5. 5 volt. 08:51.350 --> 08:58.760 Tuttavia, se scambiamo i nostri transistor bipolari con i FET di Mohs, il circuito funziona in modo completamente diverso. 08:58.760 --> 09:03.290 Se ricorderai che la maggior parte dei veterinari non ha un turno o una tensione specifici. 09:03.500 --> 09:06.940 La resistenza segue semplicemente la tensione di ingresso. 09:07.070 --> 09:11.410 Più alta è la tensione in ingresso minore è la resistenza. 09:11.530 --> 09:19.900 A causa di questo chip di gate logico che utilizza Mohs, i transistor possono operare su una tensione di alimentazione molto più ampia 09:20.200 --> 09:23.580 con i livelli logici di alto e basso. 09:23.710 --> 09:30.370 Semplicemente essendo proporzionali alla tensione di alimentazione, i tuoi alti devono essere il più vicino possibile alla 09:30.370 --> 09:35.180 tensione di alimentazione positiva e i minimi più vicini possibile allo zero. 09:35.990 --> 09:43.430 Nel tuo kit hai un chip quadripolare NAND 40 11 che utilizza i FET Musse Quindi è 09:43.490 --> 09:52.970 una tensione operativa da 3 a 15 volt molto meno rigida di 5 volt più o meno il punto zero a 5 volt 09:52.970 --> 09:54.300 richiesto per TTL. 09:54.590 --> 10:01.880 No, c'è un altro gate per discutere dell'OR esclusivo gate è il simbolo o con una 10:01.880 --> 10:10.200 linea aggiunta sul retro con l'esclusiva o Kades o input one tira l'output high o input per impulsare l'output alto. 10:10.430 --> 10:20.890 Ma se entrambi gli input sono alti l'output si riduce, quindi è esclusivo che sia l'uno o l'altro in esclusiva. 10:20.890 --> 10:24.220 Ecco la tabella di verità per quel cancello. 10:24.290 --> 10:31.520 Se attacciamo un inverter sul braccio di uscita, disponiamo di un gate esclusivo e 10:31.520 --> 10:34.690 di una tabella di verità corrispondente. 10:34.700 --> 10:38.550 Quindi nel tuo caso hai quel chip 14:11 che è un quad NAND gate. 10:38.630 --> 10:41.440 È un chip con i portali NAND integrati. 10:41.540 --> 10:48.740 Ecco lo schema interno e il pinout si trova nella sezione download e un paio di circuiti 10:48.740 --> 10:49.560 sperimentali. 10:49.790 --> 10:56.180 Usa un paio di pulsanti momentanei ricevuti nel kit e ricordando la tabella di verità 10:56.180 --> 10:57.030 NAND. 10:57.350 --> 11:03.180 Basta collegare i pulsanti con resistori pulldown agli ingressi di una delle tue porte. 11:03.280 --> 11:06.080 Sbattere un D iniziale e un resistore sull'uscita. 11:06.440 --> 11:15.000 Quindi, ricordare un cancello AND finirà sempre per mettere un basso a meno che entrambi gli input siano alti. 11:15.050 --> 11:23.270 Il gate NAND è un gate negato e quindi l'output sarà esattamente l'opposto dell'output sarà 11:23.270 --> 11:28.640 sempre alto tranne quando entrambi gli input sono caldi. 11:28.720 --> 11:34.870 È interessante notare che è possibile trasformare una porta NAND in un inverter semplicemente legando insieme i due ingressi. 11:34.900 --> 11:42.820 Quindi in questo circuito hai semplicemente convertito la porta NAND in una porta AND eseguendo l'uscita attraverso un 11:42.880 --> 11:43.450 inverter. 11:43.450 --> 11:49.920 Quindi è stato invertito due volte. 11:50.240 --> 11:54.800 Quindi vai avanti e costruisci quei circuiti e gioca un po 'con loro nella prossima lezione userai questo 11:54.800 --> 11:56.980 chip per creare un circuito con funzioni speciali.